|
项目
|
规格
|
|
CPU
|
- 瑞萨原创的SuperH体系结构
- 与SH-1、SH-2和SH-3系列在目标代码级上兼容
- 32位内部数据总线
- 通用寄存器文件
- 16个×32位通用寄存器（8个×32位影子寄存器）
- 8个×32位控制寄存器
- 4个×32位系统寄存器
- RISC型指令集
- 指令长度：用于提高代码效率的16位固定长度
- 加载/存储结构
- 延迟转移指令
- 基于C语言的指令集
- 指令执行时间：基本指令为1条指令/1个周期
- 逻辑地址空间：4G字节
- 空间标识符ASID：8位，256个逻辑地址空间
- 5级流水线
|
|
时钟脉冲发生器（CPG）
|
- 时钟模式：可从外部输入（EXTAL或CKIO）或晶体振荡器中选择输入时钟
- 可产生3种类型的时钟：
- CPU时钟：是输入时钟的1～24倍，最大为200MHz
- 总线时钟：是输入时钟的1～4倍，最大为66.67MHz
- 外围时钟：是输入时钟的1/4～4倍，最大为33.34 MHz
- 掉电模式：
- 1通道的看门狗定时器
|
|
存储器管理单元（MMU）
|
- 4G字节的地址空间，256个地址空间（ASID8位）
- 共用页面单元
- 支持多种页面尺寸：1、4K字节
- 128项，4路组联式TLB
- 支持由软件控制的替换和随机计数替换算法
|
|
高速缓存
|
- 16K字节的高速缓存，指令/数据混合
- 256项，4路组联式，16字节的块长度
- 回写、直写、LRU替换算法
- 1级回写缓冲器
- 最多可锁定2路高速缓存
|
|
中断控制器（INTC）
|
- 23个外部中断引脚（NMI、IRQ5～IRQ0、PINT15～PINT0）
- 内置外围中断：可为每个模块设置优先级
|
|
用户中断控制器（UBC）
|
- 2个中断通道
- 可将地址、数据值、存取类型和数据大小作为中断条件来设定
- 支持顺序中断功能
|
|
总线状态控制器（BSC）
|
- 物理地址空间分为6个区域（区域0、区域2～6），每个区域最大为64M字节，可为每个区域设置如下项目：
- 总线大小（8、16或32位）
- 等待周期数（还支持硬件等待功能）
- 通过设置空间类型，可直接连接到SRAM、同步DRAM和突发ROM
- 支持PCMCIA接口（2通道）
- 输出对应区域的片选信号（CS0、CS2～CS6）
- 同步DRAM刷新功能
- 同步DRAM突发存取功能
- 可用作大端（Big Endian）器件或小端（Little Endian）器件
|
|
瑞萨用户调试接口（H-UDI）
|
- 支持E10A仿真器
- 符合JTAG标准
- 实时转移地址跟踪
- 内置1KB的RAM，用于执行高速仿真程序
|
|
定时器（TMU）
|
- 3通道的自动重加载类型32位定时器
- 输入捕捉功能
- 有6种计数器输入时钟可供选择
- 最大分辨率：2MHz
|
|
实时时钟（RTC）
|
- 内置时钟、日历功能和报警功能
- 内置有32kHz的晶体振荡器电路，最大分辨率（中断周期）为1/256秒
|
|
串行通信接口0（SCI0/SCI）
|
- 可选择时钟异步模式或同步模式
- 全双工通信
- 支持智能卡接口
|
|
串行通信接口1（SCI1/IrDA）
|
- 用于发送/接收的16字节FIFO
- 可传送DMA
- IrDA：基于1.0的接口
|
|
串行通信接口2（SCI2/SCIF）
|
- 用于发送/接收的16字节FIFO
- 可传送DMA
- 硬件流控制
|
|
直接存储器存取控制器（DMAC）
|
- 4通道
- 突发模式和周期挪用模式
- 数据传送大小：8/46/32位和16字节
|
|
I/O端口
|
|
|
A/D转换器（ADC）
|
- 10位±4LSB、8通道
- 转换时间：16μs
- 输入范围：0～AVcc（最大3.6V）
|
|
D/A转换器（DAC）
|
- 8位±4LSB、2通道
- 转换时间：10μs
- 输出范围：0～AVcc（最大3.6V）
|
Mainland China/Hong Kong Region (简体中文)
